

CP - SISTEMAS DIGITALES

PRÁCTICA N°7

1. TEMA

INTRODUCCIÓN A VHDL

2. OBJETIVOS

- 2.1. Conocer la sintaxis básica de VHDL.
- 2.2. Conocer las diferentes arquitecturas de programación en VHDL.
- 2.3. Familiarizar a los estudiantes con el uso en VHDL - Quartus Lite.

3. TRABAJO PREPARATORIO

- 3.1. Haga una breve descripción del lenguaje VHDL y detalle sus principales características.

- 3.2. Traer en una USB el siguiente código dentro de un archivo de texto:

```
library IEEE;  
use IEEE.STD_LOGIC_1164.all;  
  
entity hello_world is  
    port(a,b: IN STD_LOGIC;  
         c: OUT STD_LOGIC);  
end hello_world;
```

```
architecture behaviour of hello_world is  
    begin  
        c <= a and b;  
    end behaviour;
```

- 3.3. Consultar sobre la arquitectura flujo de datos usada en VHDL.
- 3.4. Consultar sobre la sintaxis de las estructuras de control: with select, when else para la arquitectura flujo de datos y presentar un ejemplo de uso.
- 3.5. Consultar sobre la arquitectura funcional usada en VHDL.
- 3.6. Consultar sobre la arquitectura estructural usada en VHDL y sobre las siguientes instrucciones: 'component', 'port map' consultar sobre su sintaxis, la función que cumple y presentar un ejemplo de uso.

4. EQUIPO Y MATERIALES

- Materiales del Laboratorio: (Estos materiales y equipos se proveen por el laboratorio)
 - Computadora

5. PROCEDIMIENTO

- 5.1. Explicación por parte del instructor de la sintaxis básica de VHDL.
- 5.2. Creación de ejemplos utilizando el IDE Quartus Lite a partir el uso del código que se muestra en el trabajo preparatorio.
- 5.3. Creación de ejemplos usando las instrucciones: with select, when else, component y port map.

6. INFORME

- 6.1. Cree y simule mediante VHDL de las siguientes funciones booleanas: NOR, XNOR, NAND de cuatro entradas. Mostrar el código comentado y los resultados vistos en Quartus.
- 6.2. Implemente una entidad llamada selector, misma que haciendo uso de las sentencias when else y with select, pueda escoger un bit de entrada (entradas a,b,c,d) usando 2 bits de selección (S1 y S2) y sacar ese bit escogido por la salida x. Simular la entidad usando el software Quartus
- 6.3. Implemente una entidad llamada and_3, misma que es una compuerta AND de 3 entradas. A partir de esta entidad crear una compuerta AND de 6 entradas llamada and_6 utilizando la arquitectura estructural. Simular la entidad usando el software Quartus.
- 6.4. Conclusiones.
- 6.5. Recomendaciones.

7. REFERENCIAS

- [1] TOCCI/WIDMER/MOSS. “Sistemas Digitales. Principios y Aplicaciones”. Prentice Hall. 10ma. Edición. 2007.
- [2] NOVILLO CARLOS A., "Sistemas Digitales" Quito, Escuela Politécnica Nacional, 2010.
- [3] MAXIMEZ DAVID, “VHDL El arte de programar sistemas digitales”, Editorial Continental, 2002.

Elaborado por: Víctor Reyes

Revisado por: Ing. Ramiro Morejon, MSc./ Jefe de Laboratorio